算术逻辑单元ALU

运算器的核心部件是加法器，加减乘除运算都是通过加法器进行的，因此加快运算器的速度实质上就是加快加法器的速度。

一位全加器：不考虑进位输入

两个数码 Ai ,Bi相加称为半加法器

若考虑进位输入Ci-1相加，则称为全加器

加法器由串行和并行之分。

串行加法器：只有一个全加器，数据逐位送入加法器进行运算；

并行加法器：由多个全加器组成，其位数的多少取决于机器的字长，数据的各位同时运算：

串行加法器的特点：器件少、成本低，但运算速度太慢，所以除了某些低速的专用运算外很少采用。

并行加法器可同时对数据的各位相加，但存在一个加法的最长运算时间问题。这是因为低位运算所产生的进位会影响高位的运算结果。

并行加法器的最长运算时间主要由进位信号的传递时间决定，而每个全加器本身的求和延迟只是次要因素。显然，提高并行加法器速度的关键是尽量加快进位产生和传递的速度。

并行加法器---进位的产生和传递

串行进位又称为行波进位，每一级进位直接依赖于前一级的进位，即进位信号时逐级形成的。

串行进位的并行加法器的总延迟时间与字长成正比，字长越长，总延迟时间越长

并行加法器---快速进位

串行进位方式的进位延迟时间太长，要提高加法运算速度，就要尽可能减少进位延迟时间，改进进位方式。

①并行进位又叫做先行进位、同时进位，其特点是各级进位信号同时形成。

并行进位中。各式所有各位进位均不依赖于低位进位，各位进位可同时产生。这种进位方式是快速的。但随着加法器位数的增加，Ci的逻辑表达式会变得越来越长，输入变量会越来越多，会使电路结果变得很复杂，所以完全采用并行进位是不现实的。

分组并行进位方式：把n位字长分为若干小组，在组内各位之间实行并行快速进位，在组间既可以采用串行进位方式，也可以采用并行快速进位方式，因此有两种情况：